系列:控制系統(tǒng)

  產(chǎn)品描述

  DS1230Y-150+是達拉斯半導(dǎo)體公司生產(chǎn)的集成電路。IC是非易失性SRAM（NVSRAM），這意味著它將SRAM的功能與非易失存儲器的功能相結(jié)合。

  特征

  非易失性存儲器

  備用電池

  256kbit容量

  訪問時間150ns

  低功耗

  工業(yè)溫度范圍

  DS1230Y-150+是由達拉斯半導(dǎo)體公司（現(xiàn)為Maxim integrated）制造的非易失性SRAM（NVSRAM）集成電路。它將SRAM的功能與EEPROM的功能相結(jié)合，提供高速讀/寫訪問和非易失性數(shù)據(jù)存儲。

  DS1230 256k非易失性SRAM是262144位的全靜態(tài)非易失SRAM，由32768個字乘8位組成。每個NV SRAM都有一個獨立的鋰能源和控制電路，該電路不斷監(jiān)測VCC是否超出容差條件。當(dāng)出現(xiàn)這種情況時，鋰能源會自動打開，并無條件啟用寫保護，以防止數(shù)據(jù)損壞。DIP封裝DS1230器件可以代替直接符合流行的字節(jié)28引腳DIP標(biāo)準(zhǔn)的現(xiàn)有32k x 8靜態(tài)RAM。DIP器件還與28256個EEPROM中的引腳相匹配，在提高性能的同時允許直接替換。低端模塊封裝中的DS1230設(shè)備是專門為表面安裝應(yīng)用而設(shè)計的。可以執(zhí)行的寫入周期數(shù)量沒有限制，微處理器間無需額外的支持電路。

  讀取模式

  每當(dāng)WE（寫入啟用）處于非活動狀態(tài)（高），CE（芯片啟用）和OE（輸出啟用）處于活動狀態(tài)（低）時，DS1230設(shè)備都會執(zhí)行讀取周期。由15個地址輸入（A0-A14）的唯一地址定義了32768字節(jié)數(shù)據(jù)中的哪一個要訪問。在最后一個地址輸入信號穩(wěn)定后的tACC（訪問時間）內(nèi)，有效數(shù)據(jù)將可用于所有數(shù)據(jù)輸出驅(qū)動器，前提是同時滿足CE和OE（輸出啟用）訪問時間。如果不滿足OE和CE訪問時間，則必須從隨后出現(xiàn)的信號（CE或OE）測量數(shù)據(jù)訪問，并且限制參數(shù)為CE的tCO或OE的tOE，而不是地址訪問。

  寫入模式

  每當(dāng)?shù)刂份斎敕�(wěn)定后WE和CE信號激活（低）時，DS1230設(shè)備就會執(zhí)行寫入周期。隨后出現(xiàn)的CE或WE的下降沿將決定寫入周期的開始。寫入周期由CE或WE的較早上升沿終止。所有地址輸入必須在整個寫入周期內(nèi)保持有效。WE必須在最短恢復(fù)時間（tWR）內(nèi)返回高狀態(tài)，然后才能啟動另一個循環(huán)。OE控制信號應(yīng)在寫入周期內(nèi)保持非激活（高）狀態(tài)，以避免總線爭用。但是，如果輸出驅(qū)動器被啟用（CE和OE激活），則WE將從其下降沿禁用tDW中的輸出。

  數(shù)據(jù)保留模式

  DS1230AB為大于4.75伏的VCC提供全功能能力，并提供4.5伏的寫保護。DS1230Y為大于4.5伏的VCC和4.25伏的寫保護提供全功能。數(shù)據(jù)在沒有VCC的情況下保持，無需任何額外的支持電路。非易失性靜態(tài)RAM持續(xù)監(jiān)控VCC。如果電源電壓衰減，NV SRAM會自動進行寫保護，所有輸入變?yōu)椤安辉诤酢保�所有輸出變�(yōu)楦咦杩埂．?dāng)VCC降至約3.0伏以下時，電源開關(guān)電路將鋰能源連接到RAM以保留數(shù)據(jù)。在通電期間，當(dāng)VCC上升到大約3.0伏以上時，電源開關(guān)電路將外部VCC連接到RAM，并斷開鋰能源。

  當(dāng)DS1230AB的VCC超過4.75伏，DS1230Y的VCC超出4.5伏時，RAM可以恢復(fù)正常運行。RESHNESS SEAL每個DS1230設(shè)備，其鋰能源斷開，保證了完整的能源容量。當(dāng)VCC第一次以大于4.25伏的電平施加時，鋰能源被啟用以進行電池備份操作。

  應(yīng)用領(lǐng)域

  數(shù)據(jù)存儲

  工業(yè)控制系統(tǒng)

  汽車系統(tǒng)